The model of 2D Vernier time to digital converter based on gated ring oscillators
Abstract
In this paper, the model of 2D Vernier time to digital converter (TDC) based on gated ring oscillators, which is implemented using VHDL hardware description language, is presented. Such TDC can be used as a phase detector in all-digital frequency synthesisers. TDC is composed of two gated ring oscillators of different frequency, arbiters’ matrix, control block, edge and lap counters and output decoder. Two ring oscillators share same structure – they are made of parallel-connected three-stage gated ring oscillators. Different frequency is obtained by switching different number of sections of the oscillator. To decrease the metastability window of the arbiters, SR latches and D flip-flops are used as arbiters. Also, due to symmetric topology of SR latch, such arbiters equally load both oscillators. Proposed TDC can measure time interval which is lower than inverter delay. Furthermore, the output of TDC employing 2D structure is calculated faster, compared to 1D TDC.
Article in Lithuanian.
2D Vernier žiedinio laikinio skaitmeninio keitiklio modelis
Santrauka
Darbe aprašomas 2D Vernier žiedinio laikinio skaitmeninio keitiklio (LSK), skirto fazės detektoriui visiškai skaitmeninės struktūros dažnio sintezatoriuje, modelis, įgyvendintas vartojant VHDL aparatūros programavimo kalbą. LSK sudarytas iš dviejų skirtingo dažnio žiedinių generatorių, arbitrų matricos, valdymo bloko, frontų ir periodų skaitiklių bei išėjimo dekoderio. Dviejų žiedinių generatorių struktūros yra vienodos. Jie sudaryti iš trijų pakopų žiedinių generatorių, kurių dažnis valdomas keičiant lygiagrečiai sujungtų generatoriaus sekcijų skaičių. Metastabilumo langui sumažinti arbitrais naudojami lygiu valdomi SR trigeriai ir D tipo frontu valdomi trigeriai. Taip pat dėl simetriškos SR trigerio struktūros tokie arbitrai vienodai apkrauna abu generatorius. Siūlomos struktūros LSK leidžia matuoti laiko trukmę, mažesnę nei vieno inverterio vėlinimo trukmė. Be to, 2D struktūros LSK rezultato apskaičiavimo trukmė yra mažesnė nei 1D struktūros LSK.
Reikšminiai žodžiai: 2D Vernier, laikinis skaitmeninis keitiklis, skiriamoji geba, žiedinis generatorius.
Keyword : 2D Vernier, resolution, ring oscillator, time to digital converter
This work is licensed under a Creative Commons Attribution 4.0 International License.
References
Jurgo, M., & Navickas, R. (2016). Dažnio sintezatorių daugiastandarčiams bevielio ryšio siųstuvams ir imtuvams analizė. Mokslas – Lietuvos Ateitis / Science – Future of Lithuania, 8(3), 302-307. https://doi.org/10.3846/mla.2016.931
Lu, P., Liscidini, A., & Andreani, P. (2012). A 3.6 mW, 90 nm CMOS Gated-Vernier Time-to-Digital converter with an equivalent resolution of 3.2 ps. IEEE Journal of Solid-State Circuits, 47(7), 1626-1635. https://doi.org/10.1109/JSSC.2012.2191676
Lu, P., Wu, Y., & Andreani, P. (2016). A 2.2-ps Two-dimensional gated-vernier time-to-digital converter with digital calibration. IEEE Transactions on Circuits and Systems II: Express Briefs, 63(11), 1019-1023. https://doi.org/10.1109/TCSII.2016.2548218
Staszewski, R. B., Vemulapalli, S., Vallur, P., Wallberg, J., & Balsara, P. T. (2006). 1.3 V 20 ps Time-to-digital converter for frequency synthesis in 90-nm CMOS. IEEE Transactions on Circuits and Systems II: Express Briefs, 53(3), 220-224. https://doi.org/10.1109/TCSII.2005.858754
Staszewski, R. B., Waheed, K., Dülger, F., & Eliezer, O. E. (2011). Spur-free multirate all-digital PLL for mobile phones in 65 nm CMOS. IEEE Journal of Solid-State Circuits, 46(12), 2904-2919. https://doi.org/10.1109/JSSC.2011.2162769
Vercesi, L., Liscidini, A., & Castello, R. (2010). Two-dimensions vernier time-to-digital converter. IEEE Journal of Solid-State Circuits, 45(8), 1504-1512. https://doi.org/10.1109/JSSC.2010.2047435